凹槽栅技术是薄势垒技术的合理优化。通过干法、湿法等方法的局部刻蚀，使异质结势垒层在栅极下方的区域适当减薄，这样就实现了增强型性能。由于凹槽栅技术所需工艺简便，且相较于外延与离子注入成本更低，因此至今仍是学界研究的重点。
目前对于形成凹槽栅结构的方法有很多。其中的主流技术是干法刻蚀与刻蚀后溶液处理。通过对ICP设备中ICP功率、RF功率、氯气氯化硼气流量比等参数的优化，可以使干法刻蚀兼顾速率与质量以及精度。之后在利用氨水或TMAH等溶液以及退火等手段进行后处理，可以有效提高凹槽质量。
凹槽栅技术的关键是控制所刻蚀的凹槽深度。如图1所示的仿真结果，9nm的凹槽深度会导致2V左右的阈值差，相当于每一个纳米的偏差将导致阈值0.2V左右的漂移。为了精确控制多批次器件的阈值电压，需要对凹槽刻蚀技术的可控性提出高要求。另外，从图1也可明显看出，凹槽栅技术是一种有效的增强型器件实现技术。
图1 不同凹槽栅深度的MISFET仿真转移特性
2. Fin式HEMT技术
FinFET技术和FD-SOI技术同样，都是胡正明教授于2000年左右提出的，为了解决集成Si器件在纳米量级线宽下的短沟道效应的新器件结构。而在功率GaN领域，引入Fin式结构对器件性能也有巨大帮助。美国麻省理工学院的Lu等人于2012年设计并制备了一种Fin式GaN异质结HEMT，并发现随着Fin宽的减小，异质结处的2DEG浓度也会不断减小直至具有增强型性能。
本文对Fin式围栅器件进行了细致的仿真研究。图2(a)所示的即是栅下2DEG浓度分布，可以清晰看出，当Fin宽降低到80nm以下时，沟道中的2DEG浓度峰值开始剧烈下降。图2(b)所示的器件仿真结构与转移曲线，从中可见在围栅内Fin宽为60nm时，器件实现了增强型性能。
图2 Fin式围栅器件的仿真研究。(a)栅下2DEG浓度分布；(b)器件仿真结构与转移曲线
Fin式GaN增强型技术的思路是典型的“移植法”，即把Si等材料中较为先进、成熟的技术移植进GaN材料领域。对于Fin式HEMT来讲，这种移植是成功的。其将传统2D器件立体化，在结构上开拓出了新自由度，为GaN异质结增强型器件结构设计开辟了新天地。