图1体现了不同凹槽栅深度MOS-HEMTs的输出特性，从图中可知，凹槽栅深度为0.62，2.71，3.25nm的MOS-HEMTs器件和常规MOS-HEMTs器件的最大饱和输出电流分别为：1007mA/mm，975mA/mm，956mA/mm和869mA/mm。由此可知，通过凹槽栅刻蚀后饱和输出电流有所增大，这与CV法计算所得出的界面态密度相符合，由于Cl基刻蚀减小了那层低介电常数的氧化层，减小了MOS结构的界面态密度，提高了MOS-HEMTs器件的输出特性。另外，从图1可知，栅压为-5V时，不论是凹槽栅MOS-HEMTs器件还是常规MOS-HEMTs器件都完全关断，这说明了这层MOS栅介质具有很好的界面特性。
图1 （a）0.62nm深的凹槽栅MOS-HEMTs；（b）2.71nm深的凹槽栅MOS-HEMTs；
（c）3.25nm深的凹槽栅MOS-HEMTs；(d)常规MOS-HEMTs的输出特性。
（c）3.25nm深的凹槽栅MOS-HEMTs；(d)常规MOS-HEMTs的输出特性。
图2 不同凹槽栅深度MOS-HEMTs器件的转移特性。
从图2可知，随着凹槽栅刻蚀深度的增加，阈值电压向正漂移，而跨导峰值也随着增加。这是由于两部分原因：a、通过减小栅到沟道的距离，凹槽栅刻蚀可以有效增加跨导峰值；b、凹槽栅刻蚀减小了MOS结构的界面态，减小了这些界面态对栅到沟道间的电场的屏蔽效应，提高了栅控能力。由此可知，凹槽栅结构可以提高MOS-HEMTs器件的栅控能力，并且能够减小MOS结构带来的阈值电压负漂效应。图3体现了不同凹槽栅深度MOS-HEMTs器件的亚阈值特性，凹槽栅结构提高了MOS-HEMTs器件的亚阈值特性能够说明，MOS结构的界面态通过凹槽栅刻蚀有所减小，这与CV法测试结构相符合。
图3 不同凹槽栅深度MOS-HEMTs器件的亚阈值特性，插图为器件亚阈值特性的细节。
图4 不同凹槽栅深度MOS-HEMTs器件的肖特基反向漏电特性对比。
图4比较了不同槽栅深度MOS-HEMTs的肖特基反向漏电特性，刻蚀凹槽栅后，其反向漏电有所增加，但是相对于HEMT结构而言，不论是常规结构的MOS-HEMT还是槽栅结构的MOS-HEMTs器件都能有效的减少其反向肖特基的漏电。在栅压偏置在-20V时，常规MOS-HEMTs器件的反向漏电达到1.5×10-9A/mm，比常规HEMTs器件小将近三个量级。当凹槽栅分别刻蚀15s，17s，19s后，得到0.62nm，2.71nm和3.25nm深度的凹槽，随着凹槽深度的增加，其反向漏电依次增加到1.9×10-9A/mm，4.0×10-9A/mm和5.5×10-9A/mm。这是由于在凹槽栅刻蚀过程中，由于等离子体轰击AlGaN势垒层表面时会产生N空位[58]，这些N空位被认为是刻蚀过的AlGaN表面的n型掺杂，会降低肖特基势垒高度，提高陷阱辅助隧穿的几率（如图5所示）。另外，凹槽栅刻蚀会增加AlGaN表面的粗糙度，产生很多尖峰，这会使得在尖峰处的电场很高，这会增加栅电子隧穿到势垒层的几率。
图5 （a）由于陷阱辅助隧穿导致栅泄漏增加的能带图；（b）刻蚀过的AlGaN表面产生的缺陷与AlGaN势垒层间形成的漏电通道。