GaN HEMTs器件是基于沟道二维电子气而工作的，AlGaN势垒层上的肖特基是通过加偏压来改变沟道耗尽区的厚度，从而控制沟道二维电子气以及器件工作状态。当改变了凹槽栅深度时，二维电子气浓度和栅到沟道的距离都会发生变化，同时阈值电压也随着变化，所以研究凹槽栅深度对GaN HEMTs器件特性的影响是很有必要的。
图1 凹槽栅GaN HEMTs仿真的剖面结构图。
采用Silvaco模拟软件，对器件结构参数进行了定义，凹槽栅深度分别为1nm、2nm和3nm，获得不同凹槽栅深度的GaN HEMTs器件（器件结构剖面图如图1所示）。对GaN凹槽栅HEMTs的直流特性和栅下区域的电场分布进行了模拟，得到了不同凹槽栅深度的器件特性对比。如图2所示，1nm、2nm和3nm凹槽栅深度的GaN HEMTs器件栅下区域的电场分布仿真结果，图中横坐标与图1剖面结构图的横坐标相对应，我们发现电场峰值的位置在于肖特基栅的两侧，特别是肖特基栅靠漏端的边缘处，所以此处便是GaN HEMTs器件高的栅泄漏和可靠性的问题所在。高电场使得栅上电子可以通过高电场结合AlGaN表面的陷阱，直接隧穿或者陷阱辅助隧穿注入电子到AlGaN势垒层表面，产生漏电通道和形成虚栅。我们发现随着凹槽栅深度的增加，肖特基栅下区域的电场峰值均有增强，凹槽栅深度为1nm时电场峰值为2.98MV/cm，而2nm、3nm的电场峰值分别为3.06MV/cm和3.2MV/cm。可见随着栅下AlGaN势垒层厚度的减小，栅下区域电场有所增加，这会对栅泄漏和器件的可靠性均有不利的影响。图3所示为1nm、2nm和3nm凹槽栅深度的GaN HEMTs器件的直流特性仿真，从（a）图的输出特性仿真结果可以看出，随着凹槽栅深度的增加，栅下区域AlGaN势垒层表面态由于刻蚀损伤而增加，这会使得器件工作时AlGaN势垒层表面形成虚栅，而且随着凹槽栅深度的增加，肖特基栅离沟道的距离随之减小，刻蚀损伤容易引起沟道载流子迁移率的降低，这都会导致器件饱和电流的退化。从（b）图中可知，当凹槽栅刻蚀AlGaN势垒层后栅下沟道二维电子气浓度减小引起器件饱和电流下降，同时由于势垒层厚度减薄会提高器件的跨导，并会使器件的阈值电压向正漂移。
图2 不同凹槽栅深度的GaN HEMTs器件栅下区域的电场分布仿真结果。
综合器件仿真结果，随着凹槽栅深度的增加，器件跨导特性会由于栅到沟道的距离减小而有所增加，同时可以提高器件的小信号特性，但对器件的饱和电流特性，栅泄漏和可靠性有所影响，应折衷选择凹槽栅深度。
图3 不同凹槽栅深度的GaN HEMTs器件的直流特性仿真结果。
2. 凹槽栅深度对GaN MOS-HEMTs器件特性的影响
基于上文不同凹槽栅结构对GaN HEMTs器件特性的影响，在栅下增加一层Al2O3栅介质形成凹槽栅MOS-HEMTs器件，其仿真的剖面结构图如图4所示。
图4 凹槽栅GaN MOS-HEMTs仿真的剖面结构图。
图5 不同凹槽栅深度的GaN MOS-HEMTs器件栅下区域的电场分布仿真结果。
定义器件结构中凹槽栅深度分别为1nm、2nm和3nm，栅介质为Al2O3，介质厚度为5nm，AlGaN势垒层厚度为28nm，栅长为0.6um，栅场板向漏端延长0.3um。对肖特基栅下区域的电场进行了仿真，我们发现随着凹槽栅深度的增加，栅靠漏端的边缘处的最大电场峰值也有所增加，凹槽栅深度为1nm的MOS-HEMTs器件电场峰值为1.82MV/cm，而凹槽栅深度为2nm和3nm的MOS-HEMTs器件的电场峰值分别为1.84MV/cm和1.92MV/cm。相比于凹槽栅GaN HEMTs器件栅靠漏端边缘处的电场峰值有所减小，这是由于Al2O3栅介质承担了一部分的栅漏压降，使肖特基栅边缘的电场峰值有所减小。我们分析了不同凹槽栅深度的MOS-HEMTs器件的直流特性仿真结果，与GaN HEMTs仿真结果相似，均是器件的饱和电流随着凹槽栅深度增加而减小，器件的阈值电压向正漂移，但退化的程度有所减弱，这可能是由于栅介质承担了一部分的压降所导致的。
图6 不同凹槽栅深度的GaN MOS-HEMTs器件的直流特性仿真结果。